

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **56160175 A**(43) Date of publication of application: **09.12.81**


(51) Int. Cl

**H04N 5/06**(21) Application number: **55062716**(71) Applicant: **NEC CORP**(22) Date of filing: **14.05.80**(72) Inventor: **OSHIMA TOSHIO****(54) SYNCHRONOUS SIGNAL GENERATOR****(57) Abstract:**

PURPOSE: To reproduce an input synchronous signal in the form of a stable synchronous signal, by performing a phase synchronism conventionally when the phase difference between the synchronous signals is larger than the reference value based on the sampling period and then inhibiting the phase synchronism when the phase difference is smaller than the reference value respectively.

CONSTITUTION: A differentiating circuit 11 differentiates the horizontal synchronous signal SYNC of a synchronous separating circuit 2 and detects the phase changing point. Both a shift register 13 and a NAND circuit 14 provide a period T during which an action of phase synchronism is inhibited. The period T is given by  $(N+1) TS$  (sampling period) when the number of stages having no output of the register 13 is referred to as N. In case the phase difference is in the periods other than the period T, a counter 7 of 1/566 division period is not loaded by the signal SYNC of an input. Thus an action of the phase synchronism is inhibited.

COPYRIGHT: (C)1981,JPO&amp;Japio



⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑪ 公開特許公報 (A)

昭56—160175

⑫ Int. Cl.<sup>3</sup>  
H 04 N 5/06

識別記号  
厅内整理番号  
7735—5C

⑬ 公開 昭和56年(1981)12月9日

発明の数 1  
審査請求 未請求

(全 5 頁)

⑭ 同期信号発生器

⑮ 特 願 昭55—62716  
⑯ 出 願 昭55(1980)5月14日  
⑰ 発明者 大島敏男

東京都港区芝五丁目33番1号日本電気株式会社内  
⑮ 出願人 日本電気株式会社  
東京都港区芝5丁目33番1号  
⑯ 代理人 弁理士 芦田坦 外2名

明細書

1. 発明の名称

同期信号発生器

2. 特許請求の範囲

1. 入力信号の一方の同期信号にロックした標本化パルスを発生する電圧制御発振回路と、前記標本化パルスを分周し分周出力を発する分周器と、前記分周出力と前記入力信号にある他方の同期信号との間の位相同期をとる位相同期回路とを備え、位相同期のとられた分周出力を同期信号出力として送出するようにした同期信号発生器において、更に前記他方の同期信号と前記分周出力の間の位相差を検出し、検出した位相差が所定の値より小さいときは前記位相同期をとる動作を禁止する手段を付設して成ることを特徴とする同期信号発生器。

以下余白

3. 発明の詳細を説明

本発明は同期信号発生器に因し、特に2種以上の信号を使って同期信号を発生する同期信号発生器に関するものである。

2種以上の信号を使って同期信号を発生する場合として、(1) NTSC カラーテレビ信号のカラーバースト信号にロックしたクロックを発生し、そのクロックと NTSC カラーテレビ信号の水平同期信号とを使って NTSC カラーテレビ信号の水平同期信号に位相同期した水平同期信号を発生する場合や、(2)衛星通信で使われる時分割多重方式において、ベーストクロック周波数にロックした連続クロックを発生し、そのクロックと入力のフレームレフアレンス信号を使って、入力のフレームレフアレンス信号と位相同期したフレームレフアレンス信号を発生する場合等がある。本願では前者の NTSC カラーテレビ信号を例にとって説明を行う。

NTSC カラーテレビ信号は水平同期信号(周波数 f<sub>H</sub>)およびカラーバースト信号(サブキャ

リア、周波数( $f_{sc}$ )を有しており、両者の周波数は一定の関係 ( $f_{sc} = \frac{455}{2} f_n$ ) にある。NTSC カラーテレビ信号を効率よく帯域圧縮しデジタル信号に変換する方法として、DPCM 符号化方式と呼ばれる方式等が知られている。このような符号化方式においては、NTSC カラーテレビ信号の同期信号又はカラーバースト信号にロックした標本化パルスにより標本化され、量子化され、DPCM 符号化処理が行われる。そしてこのとき NTSC カラーテレビ信号の各標本点は標本化パルスの周期の精度で番地付が行われて DPCM 符号化処理が行われるため、入力テレビ信号から新しく標本化パルスの周期を単位(サンプル周期単位)とした同期信号を発生する機能が必要である。

上記同期信号を発生する方法として、NTSC カラーテレビ信号のカラーバースト信号にロックした標本化パルスを電圧制御発振回路により得て、この得られた標本化パルスを分周器で分周し同期信号を発生している。この時入力ナレ

して送り、受けてこの代表値を他の走査線に付加して再生する方式がある。このようないくついて、さきに述べた水平同期信号の周期に変動があると、符号化効率の低下を生じたり、符号化された信号を復号した場合、水平同期信号の周期に変動が生じて走査線の色が変化したりその走査線がモニター上でずれる等の画質劣化を生じる。

したがって本発明の目的は、たとえば NTSC カラーテレビ信号等のようて、2 楼以上の同期信号を有する信号から各同期信号を検出し、この入力の同期信号にロックした各同期信号を再び発生する同期信号発生器において、各同期信号の周波数および各同期信号間の位相関係を、入力の信号の波形や変動に関係なく安定にした同期信号発生器を提供することにある。

本発明は上記の目的を達成するために、実際の同期外れにおける入力の同期信号と新しく発生する同期信号との位相差はふつう標本化周期  $T_s$  の数個分以上であり。又前記の同期信号波形

ビ信号の同期信号と新しく発生される同期信号との位相同期は、入力テレビ信号の水平同期信号で分周器を構成するカウンターを規定値にロード又は0にリセットすることによりとられている。

しかしながら信号の内容および波形などにより生じる同期信号波形の変動および水平同期信号検出回路の不完全性等により、入力テレビ信号から検出された水平同期信号の周期は、実際に変動していないのにも拘らず、わずかではあるが変動する。このため新しく発生された水平同期信号の周期は入力信号の内容により変動する。

NTSC カラーテレビ信号の符号化方法として、2 次元予測(テレビ信号の 1 サンプル前の標本値および前の走査線の標本値も使って予測する方法)を使った方式や、伝送する情報量を更に少なくするために走査線の信号を映像信号部分とカラーバーストを含む水平同期信号部分とに分け、水平同期信号部分については或る走査線だけを代表値(525 走査線の中 2 走査線)と

の変動および水平同期信号検出回路の不完全性などによる変動範囲はふつう標本化周期  $T_s$  の 2 倍分以下であることに着目し、中間の期間たとえば  $4T_s$  を基準として、同期信号間の位相差が基準値より大きければ従来通り位相同期を行なうが、基準値より小さければ位相同期を禁止するようにしたものである。

すなわち本発明によれば、入力信号の一方の同期信号にロックした標本化パルスを発生する電圧制御発振回路と、前記標本化パルスを分周し分周出力を発する分周器と、前記分周出力と前記入力信号にある他方の同期信号との間の位相同期をとる位相同期回路とを備え、位相同期のとられた分周出力を同期信号出力として送出するようにした同期信号発生器において、更に前記他方の同期信号と前記分周出力の間の位相差を検出し、検出した位相差が所定の値より小さいときは前記位相同期をとる動作を禁止する手段を附加して成ることを特徴とする同期信号発生器が得られる。

特開昭56-160175(3)

ンタフの出力の“565”を検出し、OR回路9を介し、カウンタフの値を“0”にロードすることにより $1/566$ の分周を行なっている。

$1/566$ 分周回路の出力は水平同期信号として端子10から送出されるが、この信号と同期分離回路2からの水平同期信号SYNCとの位相同期は、微分回路11、AND回路12およびOR回路9から成る位相同期回路を介して供給される入力の水平同期信号SYNCにより、カウンタフの値を“0”にロードすることによって行われ、これにより入力の水平同期信号に同期した同期信号が出力端子10から出力される。シフトレジスタ13、NAND回路14、AND回路12は $1/566$ 分周器出力と入力の水平同期信号SYNCとの位相差を検出し位相差が次に説明する時間T以下の場合、カウンタフの値を“0”にロードする動作すなわち位相同期をとる動作を禁止するためのものである。シフトレジスタ13およびNAND回路14は位相同期の動作を禁止する期間Tを与えるものであり、この期間Tは第2図に示す

次に図面を用いて本発明について詳細に説明する。

第1図は本発明の一実施例である同期信号発生回路の構成のブロック図であり、より具体的にいえばNTSCカラーテレビ信号のサブキャリア周波数 $f_{sc}$ ICロックした水平同期信号 $t_H$ および標準化パルス $t_s$ を出力するNTSCカラーテレビ信号用同期信号発生器の構成を示す。人力端子1からのNTSCカラーテレビ信号は、一方では同期分離回路2において水平同期信号(SYNC)が分離され、他方では共振回路3において入力信号のカラーバースト信号に位相同期した連続のサブキャリア周波数 $f_{sc}$ が抽出され、電圧制御発振回路4によりサブキャリア周波数 $f_{sc}$ ICロックした標準化パルス( $t_s = 566 t_H$ )<sub>an</sub>が発生され、端子5から標準化パルスとして出力される。この標準化パルス $t_s$ は同時に同期信号発生回路6に入力され、カウンタ7と論理回路8とからなる $1/566$ 分周器により分周される。

この $1/566$ 分周器において、論理回路8でカウ

シフトレジスタ13の出力のない段数をNとする。 $(N+1)t_s$ で与えられ、本回路では $T=4t_s$ に設定されている。なお微分回路11は入力の水平同期信号を微分して位相変化点を検出し、更にシフトレジスタ13により生じる $1/566$ 分周器出力の遅延を補償している。

第2図は第1図の同期信号発生器における同期信号発生回路6の各部の動作波形を示す図である。第2図において、aは標準化パルス、b<sub>1</sub>、b<sub>2</sub>、b<sub>3</sub>(第1図にはb<sub>0</sub>で示す。以下同様)はシフトレジスタ13への入力、cはNAND回路14の出力、d<sub>1</sub>、d<sub>2</sub>は微分回路11の出力、e<sub>1</sub>、e<sub>2</sub>はAND回路12の出力をそれぞれ示している。波形や回路の不完全さによる変動の場合すなわち微分回路11の出力が第2図の出力d<sub>1</sub>のように出力cの示す期間Tに入っている場合には、 $1/566$ 分周器のカウンタ7は入力の水平同期信号によりロードされず、位相同期の動作が禁止されている。実際に同期外れが行なった場合すなわち微分回路11の出力がd<sub>2</sub>のように出力c

の期間Tから外れている場合には、 $1/566$ 分周器のカウンタ7は入力の水平同期信号によりロードされ、位相同期がとられる。したがって第1図の同期信号発生器では、実際に同期外れが起つたときにだけ位相同期動作が行われるので、安定な水平同期信号を供給することができる。

本実施例においては、入力の水平同期信号と内部の $1/566$ 分周器による同期信号との位相差の検出および位相差による $1/566$ 分周器のカウンタ7の割りを、シフトレジスタ13、NAND回路14、AND回路12で行なっているが、本回路に限定されるものではない。本実施例には述べてないが、安定な水平同期信号を供給するためには、同期引込時に第2図の出力cのT区間の真中にd<sub>0</sub>を設定することが好ましく、第1図に示す電圧制御発振回路4の引込み時間も考慮し、電圧制御発振回路4の動作が安定するまでレジスタ13とNAND回路14の動作を禁止し、電圧制御発振回路4の動作が安定した後シフトレジスタとNAND回路14が正常に動作するように

図の同期信号発生器における同期信号発生回路の各部の動作波形を示す図である。


記号の説明：1は入力端子，2は同期分離回路，3は共振回路，4は電圧制御共振回路，5は標準化パルス出力端子，6は同期信号発生回路，7はカウンタ，8は論理回路（7と8を合せ分周回路），9はOR回路，10は同期信号出力端子，11は数分位回路，12はAND回路（9と11と12を合せ位相同期回路），13はシフトレジスタ，14はNAND回路をそれぞれあらわしている。

代理人 (712) 代理士 後藤洋介

## 4. 図面の簡単な説明

第1図は本発明の一実施例である同期信号発生器の構成を示したブロック図、第2図は第1

第1図



第2図

